1.1 PCB板上預劃分數字、模擬、DAA信號布線區域。
1.2 數字、模擬元器件及相應走線盡量分開並放置於各自的布線區域內。
1.3 高速數字信號走線盡量短。
1.4 敏感模擬信號走線盡量短。
1.5 合理分配電源和地。
1.6 DGND、AGND、實地分開。
1.7 電源及臨界信號走線使用寬線。
1.8 數字電路放置於並行總線/串行DTE接口附近，DAA電路放置於電話線接口附近。
2. 元器件放置
2.1 在系統電路原理圖中：
a) 劃分數字、模擬、DAA電路及其相關電路；
b) 在各個電路中劃分數字、模擬、混合數字/模擬元器件；
c) 註意各IC芯片電源和信號引腳的定位。
2.2 初步劃分數字、模擬、DAA電路在PCB板上的布線區域(壹般比例2/1/1)，數字、模擬元器件及其相應走線盡量遠離並限定在各自的布線區域內。
Note:當DAA電路占較大比重時，會有較多控制/狀態信號走線穿越其布線區域，可根據當地規則限定做調整，如元器件間距、高壓抑制、電流限制等。
2.3 初步劃分完畢後，從Connector和Jack開始放置元器件：
a) Connector和Jack周圍留出插件的位置；
b) 元器件周圍留出電源和地走線的空間；
c) Socket周圍留出相應插件的位置。
2.4 首先放置混合型元器件(如Modem器件、A/D、D/A轉換芯片等)：
a) 確定元器件放置方向，盡量使數字信號及模擬信號引腳朝向各自布線區域；
b) 將元器件放置在數字和模擬信號布線區域的交界處。
2.5 放置所有的模擬器件：
a) 放置模擬電路元器件，包括DAA電路；
b) 模擬器件相互靠近且放置在PCB上包含TXA1、TXA2、RIN、VC、VREF信號走線的壹面；
c) TXA1、TXA2、RIN、VC、VREF信號走線周圍避免放置高噪聲元器件；
d) 對於串行DTE模塊，DTE EIA/TIA-232-E
系列接口信號的接收/驅動器盡量靠近Connector並遠離高頻時鐘信號走線，以減少/避免每條線上增加的噪聲抑制器件，如阻流圈和電容等。
2.6 放置數字元器件及去耦電容：
a) 數字元器件集中放置以減少走線長度；
b) 在IC的電源/地間放置0.1uF的去耦電容，連接走線盡量短以減小EMI；
c) 對並行總線模塊，元器件緊靠
Connector邊緣放置，以符合應用總線接口標準，如ISA總線走線長度限定在2.5in；
d) 對串行DTE模塊，接口電路靠近Connector；
e) 晶振電路盡量靠近其驅動器件。
2.7 各區域的地線，通常用0 Ohm電阻或bead在壹點或多點相連。
3. 信號走線
3.1 Modem信號走線中，易產生噪聲的信號線和易受幹擾的信號線盡量遠離，如無法避免時要用中性信號線隔離。
3.2 數字信號走線盡量放置在數字信號布線區域內；
模擬信號走線盡量放置在模擬信號布線區域內；
(可預先放置隔離走線加以限定，以防走線布出布線區域)
數字信號走線和模擬信號走線垂直以減小交叉耦合。
3.3 使用隔離走線(通常為地)將模擬信號走線限定在模擬信號布線區域。
a) 模擬區隔離地走線環繞模擬信號布線區域布在PCB板兩面，線寬50-100mil；
b) 數字區隔離地走線環繞數字信號布線區域布在PCB板兩面，線寬50-100mil，其中壹面PCB板邊應布200mil寬度。
3.4 並行總線接口信號走線線寬>10mil(壹般為12-15mil)，如/HCS、/HRD、/HWT、/RESET。
3.5 模擬信號走線線寬>10mil(壹般為12-15mil)，如MICM、MICV、SPKV、VC、VREF、TXA1、TXA2、RXA、TELIN、TELOUT。
3.6 所有其它信號走線盡量寬，線寬>5mil(壹般為 10mil)，元器件間走線盡量短(放置器件時應預先考慮)。
3.7 旁路電容到相應IC的走線線寬>25mil，並盡量避免使用過孔。
3.8 通過不同區域的信號線(如典型的低速控制/狀態信號)應在壹點(首選)或兩點通過隔離地線。如果走線只位於壹面， 隔離地線可走到PCB的另壹面以跳過信號走線而保持連續。
3.9 高頻信號走線避免使用90度角彎轉，應使用平滑圓弧或45度角。
3.10 高頻信號走線應減少使用過孔連接。
3.11 所有信號走線遠離晶振電路。
3.12 對高頻信號走線應采用單壹連續走線，避免出現從壹點延伸出幾段走線的情況。
3.13 DAA電路中，穿孔周圍(所有層面)留出至少60mil的空間。
4. 電源
4.1 確定電源連接關系。
4.2 數字信號布線區域中，用10uF電解電容或鉭電容與0.1uF瓷片電容並聯後接在電源/地之間.在PCB板電源入口端和最遠端各放置壹處，以防電源尖峰脈沖引發的噪聲幹擾。
4.3 對雙面板，在用電電路相同層面中，用兩邊線寬為 200mil的電源走線環繞該電路。(另壹面須用數字地做相同處理)
4.4 壹般地，先布電源走線，再布信號走線。
5. 地
5.1雙面板中，數字和模擬元器件(除DAA)周圍及下方未使用之區域用數字地或模擬地區域填充，各層面同類地區域連接在壹起，不同層面同類地區域通過多個過孔相連:Modem DGND引腳接至數字地區域，AGND引腳接至模擬地區域;數字地區域和模擬地區域用壹條直的空隙隔開。
5.2 四層板中，使用數字和模擬地區域覆蓋數字和模擬元器件(除DAA)；Modem DGND引腳接至數字地區域，AGND引腳接至模擬地區域;數字地區域和模擬地區域用壹條直的空隙隔開。
5.3 如設計中須EMI過濾器，應在接口插座端預留壹定空間，絕大多數EMI器件(Bead/電容)均可放置在該區域;未使用之區域用地區域填充，如有屏蔽外殼也須與之相連。
5.4 每個功能模塊電源應分開。功能模塊可分為：並行總線接口、顯示、數字電路(SRAM、EPROM、Modem)和DAA等，每個功能模塊的電源/地只能在電源/地的源點相連。
5.5 對串行DTE模塊，使用去耦電容減少電源耦合，對電話線也可做相同處理。
5.6 地線通過壹點相連，如可能，使用Bead；如抑制EMI需要，允許地線在其它地方相連。
5.7 所有地線走線盡量寬，25-50mil。
5.8 所有IC電源/地間的電容走線盡量短，並不要使用過孔。
6. 晶振電路
6.1 所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少噪聲幹擾及分布電容對Crystal的影響。XTLO走線盡量短，且彎轉角度不小於45度。(因XTLO連接至上升時間快，大電流之驅動器)
6.2 雙面板中沒有地線層，晶振電容地線應使用盡量寬的短線連接至器件上
離晶振最近的DGND引腳，且盡量減少過孔。
6.3 如可能，晶振外殼接地。
6.4 在XTLO引腳與晶振/電容節點處接壹個100 Ohm電阻。
6.5 晶振電容的地直接連接至 Modem的GND引腳，不要使用地線區域或地線走線來連接電容和Modem的GND引腳。
7. 使用EIA/TIA-232接口的獨立Modem設計
7.1 使用金屬外殼。 如果須用塑料外殼，應在內部貼金屬箔片或噴導電物質以減小EMI。
7.2 各電源線上放置相同模式的Choke。
7.3 元器件放置在壹起並緊靠EIA/TIA-232接口的Connector。
7.4 所有EIA/TIA-232器件從電源源點單獨連接電源/地。電源/地的源點應為板上電源輸入端或調壓芯片的輸出端。
7.5 EIA/TIA-232電纜信號地接至數字地。
7.6 以下情況EIA/TIA-232電纜屏蔽不用接至Modem外殼;空接;通過Bead接到數字地;EIA/TIA-232電纜靠近Modem外殼處放置壹磁環時直接連到數字地。
8. VC及VREF電路電容走線盡量短，且位於中性區域。
8.1 10uF VC電解電容正極與0.1uF VC電容的連接端通過獨立走線連至Modem的VC引腳(PIN24)。
8.2 10uF VC電解電容負極與0.1uF VC電容的連接端通過Bead後用獨立走線連至Modem的AGND引腳(PIN34)。
8.3 10uF VREF電解電容正極與0.1uF VC電容的連接端通過獨立走線連至Modem的VREF引腳(PIN25)。
8.4 10uF VREF電解電容負極與0.1uF VC電容的連接端通過獨立走線連至Modem的VC引腳(PIN24)；註意與8.1走線相獨立。
VREF ------+--------+
┿ 10u ┿ 0.1u
VC ------+--------+
┿ 10u ┿ 0.1u
+--------+-----~~~~~---+ AGND
使用之Bead應滿足：
100MHz時，阻抗=70W;;
額定電流=200mA;;
最大電阻=0.5W。
9. 電話和Handset接口
9.1 Tip和Ring線接口處放置Choke。
9.2 電話線的去耦方法與電源去耦類似，使用增加電感組合體、Choke、電容等方法。但電話線的去耦比電源去耦更困難也更值得註意， 壹般做法是預留這些器件的位置，以便性能/EMI測試認證時調整。
PCB設計的壹般原則
內容:印制電路板(PCB)是電子產品中電路元件和器件的支撐件．它提供電路元件和器件之間的電氣連接。隨著電於技術的飛速發展，PGB的密度越來越高。PCB設計的好壞對抗幹擾能力影響很大．因此，在進行PCB設計時．必須遵守PCB設計的壹般原則，並應符合抗幹擾設計的要求。
PCB設計的壹般原則
要使電子電路獲得最佳性能，元器件的布且及導線的布設是很重要的。為了設計質量好、造價低的PCB．應遵循以下壹般原則：
1.布局
首先，要考慮PCB尺寸大小。PCB尺寸過大時，印制線條長，阻抗增加，抗噪聲能力下降，成本也增加；過小，則散熱不好，且鄰近線條易受幹擾。在確定PCB尺寸後．再確定特殊元件的位置。最後，根據電路的功能單元，對電路的全部元器件進行布局。
在確定特殊元件的位置時要遵守以下原則：
(1)盡可能縮短高頻元器件之間的連線，設法減少它們的分布參數和相互間的電磁幹擾。易受幹擾的元器件不能相互挨得太近，輸入和輸出元件應盡量遠離。
(2)某些元器件或導線之間可能有較高的電位差，應加大它們之間的距離，以免放電引出意外短路。帶高電壓的元器件應盡量布置在調試時手不易觸及的地方。
(3)重量超過15g的元器件、應當用支架加以固定，然後焊接。那些又大又重、發熱量多的元器件，不宜裝在印制板上，而應裝在整機的機箱底板上，且應考慮散熱問題。熱敏元件應遠離發熱元件。
(4)對於電位器、可調電感線圈、可變電容器、微動開關等可調元件的布局應考慮整機的結構要求。若是機內調節，應放在印制板上方便於調節的地方；若是機外調節，其位置要與調節旋鈕在機箱面板上的位置相適應。
(5)應留出印制扳定位孔及固定支架所占用的位置。
根據電路的功能單元．對電路的全部元器件進行布局時，要符合以下原則：
(1)按照電路的流程安排各個功能電路單元的位置，使布局便於信號流通，並使信號盡可能保持壹致的方向。
(2)以每個功能電路的核心元件為中心，圍繞它來進行布局。元器件應均勻、整齊、緊湊地排列在PCB上．盡量減少和縮短各元器件之間的引線和連接。
(3)在高頻下工作的電路，要考慮元器件之間的分布參數。壹般電路應盡可能使元器件平行排列。這樣，不但美觀．而且裝焊容易．易於批量生產。
(4)位於電路板邊緣的元器件，離電路板邊緣壹般不小於2mm。電路板的最佳形狀為矩形。長寬比為3：2成4：3。電路板面尺寸大於200x150mm時．應考慮電路板所受的機械強度。
2．布線
布線的原則如下；
(1)輸入輸出端用的導線應盡量避免相鄰平行。最好加線間地線，以免發生反饋藕合。
(2)印制攝導線的最小寬度主要由導線與絕緣基扳間的粘附強度和流過它們的電流值決定。
當銅箔厚度為0.05mm、寬度為1~15mm時．通過2A的電流，溫度不會高於3℃，因此導線寬度為1.5mm可滿足要求。對於集成電路，尤其是數字電路，通常選0.02~0.3mm導線寬度。當然，只要允許，還是盡可能用寬線．尤其是電源線和地線。
導線的最小間距主要由最壞情況下的線間絕緣電阻和擊穿電壓決定。對於集成電路，尤其是數字電路，只要工藝允許，可使間距小至5~8mm。
(3)印制導線拐彎處壹般取圓弧形，而直角或夾角在高頻電路中會影響電氣性能。此外，盡量避免使用大面積銅箔，否則．長時間受熱時，易發生銅箔膨脹和脫落現象。必須用大面積銅箔時，最好用柵格狀.這樣有利於排除銅箔與基板間粘合劑受熱產生的揮發性氣體。
3.焊盤
焊盤中心孔要比器件引線直徑稍大壹些。焊盤太大易形成虛焊。焊盤外徑D壹般不小於(d+1.2)mm，其中d為引線孔徑。對高密度的數字電路，焊盤最小直徑可取(d+1.0)mm。
PCB及電路抗幹擾措施
印制電路板的抗幹擾設計與具體電路有著密切的關系，這裏僅就PCB抗幹擾設計的幾項常用措施做壹些說明。
1.電源線設計
根據印制線路板電流的大小，盡量加租電源線寬度，減少環路電阻。同時、使電源線、地線的走向和數據傳遞的方向壹致，這樣有助於增強抗噪聲能力。
2.地段設計
地線設計的原則是；
(1)數字地與模擬地分開。若線路板上既有邏輯電路又有線性電路，應使它們盡量分開。低頻電路的地應盡量采用單點並聯接地，實際布線有困難時可部分串聯後再並聯接地。高頻電路宜采用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。
(2)接地線應盡量加粗。若接地線用很紉的線條，則接地電位隨電流的變化而變化，使抗噪性能降低。因此應將接地線加粗，使它能通過三倍於印制板上的允許電流。如有可能，接地線應在2~3mm以上。
(3)接地線構成閉環路。只由數字電路組成的印制板，其接地電路布成團環路大多能提高抗噪聲能力。
3.退藕電容配置
PCB設計的常規做法之壹是在印制板的各個關鍵部位配置適當的退藕電容。退藕電容的壹般配置原則是：
(1)電源輸入端跨接10~100uf的電解電容器。如有可能，接100uF以上的更好。
(2)原則上每個集成電路芯片都應布置壹個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置壹個1~10pF的但電容。
(3)對於抗噪能力弱、關斷時電源變化大的器件，如RAM、ROM存儲器件，應在芯片的電源線和地線之間直接接入退藕電容。
(4)電容引線不能太長，尤其是高頻旁路電容不能有引線。此外，還應註意以下兩點：
(1在印制板中有接觸器、繼電器、按鈕等元件時．操作它們時均會產生較大火花放電，必須采用附圖所示的RC電路來吸收放電電流。壹般R取1~2K，C取2.2~47UF。
(2CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。
經常使用排阻做為上拉或下拉。
排阻的公***端接電源或地線，在實際使用過程中發現，如果排阻值較大則通過公***端耦合引起誤動作。
排阻值較小則增加系統功耗。
結論：排阻阻值要慎選，公***端接線或電源線要粗，最好有退耦電容。