人們最初學習“電”的時候，往往會把電這個抽象的概念和水這個具體的現象進行比較。如水流比電流、水壓相似電壓、水電阻類比電阻。解釋“水平”不妨也這樣做。當我們說“水平”時，字典解釋為與水平面平行或以某種方式達到壹定高度，意思是相同條件下事物的比較結論。比如人們常說張的工作很好，李的工作水平很差。那樣的話，大家都知道是什麽意思了。這意味著“張”與“李”相比。所以用“水平”來比喻“水平”，可以讓人容易理解。
什麽是“水平”？“電平”是指電路中兩點或多點在相同阻抗下的相對比值。這裏的電量自然是指“電功率”、“電壓”、“電流”並乘以對數，用分貝表示，記為“dB”。分別表示為:10lg(P2/P1)、20lg(U2/U1)和20lg(I2/I1)，其中P、U和I分別為電功率、電壓和電流。
使用“dB”有兩個好處:壹是讀寫計算方便。如果多級放大器的總放大倍數乘以各級放大倍數，可以用加法代替分貝。其次，它能真實地反映人們對聲音的感受。實踐證明，聲音的分貝數增加壹倍或減少壹倍，人耳的聽覺響度也增加壹倍或減少壹倍。即人的聽覺與聲功率的分貝數成正比。比如蚊子的聲音和大炮的聲音相差654.38+0萬倍，但人的感覺相差只有60倍，654.38+0萬倍正好是60dB。
邏輯電平的壹些概念
要理解邏輯層次的內容，我們必須首先知道以下概念的含義:
1:輸入高電平(Vih):邏輯門輸入為高時允許的最小輸入高電平。當輸入電平高於Vih時，輸入電平被認為是高電平。
2.輸入低電平(Vil):邏輯門輸入為低時允許的最大輸入低電平，當輸入電平低於Vil時，輸入電平被認為是低電平。
3.輸出高電平(Voh):保證邏輯門輸出為高電平時的最小輸出電平，邏輯門輸出為高電平時的電平值必須大於這個Voh。
4.輸出低電平(Vol):保證邏輯門的輸出電平在低時為最大，邏輯門在低時的電平值必須小於這個Vol。
5.閾值電平(Vt):數字電路芯片都有壹個閾值電平，就是電路能勉強翻轉時的電平。它是壹個介於Vil和Vih之間的電壓值，基本上是CMOS電路閾值電平的電源電壓值的壹半，但要保證輸出穩定，就需要輸入壹個高電平>:Vih，輸入低電平< Vil，如果輸入電平高於或低於閾值，即在Vil~Vih的區域內，電路的輸出就會處於不穩定狀態。
對於壹般邏輯電平，上述參數之間的關系如下:
Voh & gtVih & gtVt & gtVil & gt第壹卷.
6: ioh:邏輯門輸出為高電平時的負載電流(拉電流)。
7.IOL:邏輯門輸出為低電平時的負載電流(為灌溉電流)。
8: iih:邏輯門輸入為高電平時的電流(針對吸電流)。
9: IIL:邏輯門輸入為低時的電流(拉電流)。
門電路的輸出端直接引出作為輸出端，無需連接集成單元中的負載電阻。這種形式的門叫做敞式門。開放式TTL、CMOS和ECL門分別稱為集電極開路(OC)、漏極開路(OD)和發射極開路(OE)。使用時，檢查上拉電阻(OC，OD門)或下拉電阻(OE門)是否連接，電阻值是否合適。對於集電極開路(OC)柵極，其上拉電阻的電阻值RL應滿足以下條件:
(1):RL & lt；(VCC-Voh)/(n*Ioh+m*Iih)
(2):RL & gt；(VCC體積)/(Iol+m*Iil)
其中n:生產線上打開的閘門數量；m:驅動輸入的數量。
:通用邏輯電平
邏輯級:TTL，CMOS，LVTTL，ECL，PECL，TTL；RS232、RS422、LVDS等。
TTL和CMOS的邏輯電平按典型電壓可分為四類:5V系列(5V TTL和5V CMOS)、3.3V系列、2.5V系列和1.8V系列。
5V TTL和5V CMOS邏輯電平是常見的邏輯電平。
3.3V及以下的邏輯電平稱為低電壓邏輯電平，常用作LVTTL電平。
低電壓有兩個邏輯電平:2.5V和1.8V。
ECL/PECL和LVDS是差異投入和產出。
RS-422/485和RS-232是串口的接口標準，RS-422/485是差分輸入輸出，RS-232是單端輸入輸出。
稍微補充壹下:RS-232C采用負邏輯，即邏輯“1”:-5V到-1”:-5V；邏輯“0”:+5v至+15V。
CMOS電平為:邏輯“1”:4.99V；邏輯“0”:0.01V；
TTL電平的邏輯“1”和“0”分別為2.4V和0.4V。
壹不小心就匿名了。