輸入clk，//時鐘輸入
Txen，
rst 1；//低電平有效復位
輸出寄存器[4:0]地址= 0；// 8位輸出
輸出rst
// ROM地址
始終@(posedge時鐘)
開始
中頻(Txen)
addr = addr+1；
結束
賦值rst = rst 1；
末端模塊
模塊ram(地址、rst、數據)；
輸出[11:0]數據；
輸入[4:0]地址；
輸入rst
reg [11:0]數據；//數據存儲，從男人那裏獲得的數據
reg [11:0]內存[0:31]；//16位*256 = 4096
總是@(posedge rst)
開始
內存[0]= 12 ' h7FF；
內存[1]= 12 ' h000；
內存[2]= 12 ' h764；
內存[3]= 12 ' h30F；
內存[4]= 12 ' H5 A8；
內存[5]= 12 ' H5 A8；
內存[6]= 12 ' h30F；
內存[7]= 12 ' h764；
內存[8]= 12 ' h000；
內存[9]= 12 ' h7FF；
內存[10]= 12 ' hcf 0；
內存[11]= 12 ' h764；
內存[12]= 12 ' hA57；
內存[13]= 12 ' h5a 8；
內存[14]= 12 ' h89C；
內存[15]= 12 ' h30F；
內存[16]= 12 ' h800；
內存[17]= 12 ' h000；
內存[18]= 12 ' h89C；
內存[19]= 12 ' hcf 0；
memory[20]= 12 ' hA57；
內存[21]= 12 ' hA57；
memory[22]= 12 ' hcf 0；
memory[23]= 12 ' h89C；
內存[24]= 12 ' h000；
內存[25]= 12 ' h800；
memory[26]= 12 ' h30F；
memory[27]= 12 ' h89C；
內存[28]= 12 ' H5 A8；
memory[29]= 12 ' hA57；
內存[30]= 12 ' h764；
內存[31]= 12 ' hcf 0；
結束
總是@(地址)
數據=內存[地址]；
末端模塊
只有正弦的。。。還可以加上其他的。。。就去查吧。。